Процессоры AMD Zen будут иметь по одному FPU на каждое ядро

17.08.15

Причин провала семейства процессорных архитектур AMD FX — Bulldozer, Excavator, Steamroller и Piledriver — много. Одной из них является «блочность», а именно использование единственного разделяемого блока исполнений операций с плавающей точкой (FPU) на каждые два блока целочисленных операций (Integer). Понятно, что на производительности в соответствующих задачах эта сомнительная экономия отразилась далеко не лучшим образом.

Конечно, у такого шага были свои причины, а именно — экономия места на кристалле, но всё же процессоры AMD FX уступали конкурирующим решениям Intel. Широкое внедрение новых техпроцессов с производственными нормами менее 20 нанометров снимает эту проблему, и в новом поколении процессоров с архитектурой Zen, разрабатываемых Advanced Micro Devices в настоящее время, компания откажется от концепции «разделяемых FPU».Каждое ядро Zen получит свой FPU, как и в решениях Intel.

Можно сказать, что в новой архитектуре AMD следует «стилю Intel», в том числе и в плане использования современных наборов инструкций, что роднит Zen с Haswell/Broadwell. Архитектура будет оптимизирована с учётом различных компиляторов, включая GCC, для достижения максимальной производительности в SPECint v6. Переход к использованию одного декодера вместо двух на блок в Excavator означает, что ядра Zen будут «настоящими» и их производительность в пересчёте на ядро будет гораздо выше, нежели в семействе архитектур FX. Окончательных выводов сделать пока нельзя, но, похоже, у Zen есть потенциал, и новые процессоры смогут, как минимум, восстановить паритет в битве Intel и AMD.