Виробничі потужності чіпів для ШІ у TSMC заброньовані NVIDIA та AMD до 2025 року

Тайванська компанія TSMC випускає чіпи із застосуванням технологій упаковки CoWoS (Chip-on-Wafer-on-Substrate) та SoIC (System-on-Integrated-Chip). Компанія хоче вийти на виробництво величезних чіпів із підкладкою розмірами 120×120 мм вже до 2027 року.

Chip-on-Wafer-on-Substrate (CoWoS) – це одна з технологій тривимірної інтеграції мікросхем, яка дозволяє об’єднувати кілька різних (або однакових) кристалів в одну структуру з метою покращення продуктивності, ефективності та функціональності.

У цій технології кристали мікросхем (чіпи) спочатку сполучаються з кремнієвим вафелем, а потім весь цей комплекс кріпиться на підкладку. Це дозволяє створити більш компактні, енергоефективні та швидкодіючі пристрої.

Про ажіотаж

На тлі високого попиту виробничі потужності TSMC вже заброньовані на 2 роки наперед. За повідомленнями тайванської преси, усі виробничі лінії TSMC для пакування чіпів завантажені замовленнями від NVIDIA та AMD до 2025 року.

Технологія CoWoS використовується для потужних чіпів NVIDIA Hopper та новітніх графічних процесорів Blackwell. AMD також використовує цю технологію у своїх прискорювачах MI300.

Реагуючи на запити ринку, тайванський напівпровідниковий гігант планує збільшити виробництво від 45 тисяч чіпів до 55 тисяч до кінця цього року і надалі нарощувати обсяги випуску. Також очікується збільшення виробництва чіпів із застосуванням методу пакування SoIC, який уже впроваджується компанією AMD.